抗辐射加固的乘法器电路设计

摘要

随着器件特征尺寸快速缩小,急剧下降的工作电压使得电路内部节点的关键电荷相应减小,再加上日益加剧的工艺偏差,使得软错误率不断攀升。特别是在航空航天环境下,高能粒子辐射诱发的软错误现已成为影响集成电路可靠性的首要因素。针对这一现状,本文介绍了基于双模冗余和三模冗余的两种抗辐射加固结构。以4位乘法器为载体,进行SEU注入仿真和软错误敏感度分析,具体量化了这两种结构的防护效果,使得软错误率下降达到接近100%,并和原始未加固设计在面积开销、性能开销两个方面进行了评估和对比。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号