首页> 中文会议>中国核学会2011年年会 >基于Verilog HDL的数字化多道预处理算法研究

基于Verilog HDL的数字化多道预处理算法研究

摘要

在研制基于FPGA的数字化多道脉冲幅度分析器的过程中,使用Verilog硬件描述语言完成FPGA中对数字信号的处理,包括梯形脉冲成形、基线估计、寻峰等.详细描述了梯形滤波成形的实现方式,解决了实现过程中数据溢出以及误差累积的问题.最后给出测得的137Cs能谱.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号