首页> 中文会议>中国宇航学会计算机应用专业委员会2011年度技术交流会 >一种新型的可配置的无死区全数字鉴相器设计

一种新型的可配置的无死区全数字鉴相器设计

摘要

本文提出了一种新型的可配置的无死区全数字鏊相器的设计方法,通过内嵌SRAM存储配置数据,由配置数据根据不同的输入时钟频率控制鉴相器的鉴相灵敏度。通过采用超前滞后算法、产生三种操作状态,可以避免鉴相死区。全数字结构使其无条件稳定,具有良好的噪声敏感度、较低的功耗。该电路可以作为标准的数字单元库使用,还可以应用于现场可编程逻辑器件(FPGA)中,作为其时钟管理电路,使FPGA内部复杂的时钟系统化。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号