首页> 中文会议>2009年全国理论计算机科学学术年会 >高性能MD5算法IP核的设计空间探索与分析

高性能MD5算法IP核的设计空间探索与分析

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文以Bluespec SystemVerilog高层硬件描述语言为工具,对MD5核心算法进行了设计空间探索,实现了全展开组合逻辑、全展开流水线、循环迭代、流水化的循环迭代四种结构,测试和分析了各种结构的性能和面积指标,完整掌握了MD5 IP核的设计空间的各项参数。

著录项

来源
《2009年全国理论计算机科学学术年会》|2009年|58-61|共4页
会议地点哈尔滨
作者
原昊; 吴东; 谢向辉;
展开▼
作者单位

中国计算机学会;

展开▼
会议组织
正文语种
原文格式 PDF
中图分类算法理论;逻辑设计;
关键词
高性能加速计算; 核心算法; 组合逻辑; 循环迭代;

相似文献

中文文献
外文文献
专利

1. 高性能MD5算法IP核的设计空间探索与分析 [J] . 原昊 ,吴东 ,谢向辉 . 计算机工程与科学 . 2009,第011期
2. MD5算法IP核的设计与实现 [J] . 戴紫彬 ,杜艳华 ,孙万忠 . 微电子学与计算机 . 2004,第5期
3. MIPS扩展硬IP核系列，凸显低成本，高性能优势 [J] . . 电子产品世界 . 2005,第10B期
4. IPv6中MD5算法性能和改进方案分析 [J] . 董泽浩 ,叶震 ,燕辉 . 微型电脑应用 . 2002,第004期
5. 高性能主从模式动态可重构的SPI IP核设计 [J] . 魏朋博 ,张存德 ,黄翔 . 电子技术应用 . 2018,第003期
6. 基于高性能X-DSP IP核的AHB转接桥设计 [C] . 刘峻秀 ,吴虎成 ,章磊 . 第十九届计算机工程与工艺年会暨第五届微处理器技术论坛 . 2015
7. 高性能微处理器IP核的静态时序分析与设计 [A] . 段芬 . 2018

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号