首页> 中文会议>2016国防计量与测试学术交流会 >航天用SOC测试与验证技术研究

航天用SOC测试与验证技术研究

摘要

由于SOC芯片设计定型的特点,传统的测试方法已经不能满足SOC芯片测试的需求,不能像测试中小规模器件那样作为一个整体对SOC芯片进行测试.本文总结了几种可测性设计和测试方法,供芯片设计单位和可靠性专业单位参考.此外,为保证航天用SOC芯片的高可靠性,本文还提供了几种验证方法.rn 为了确保IP核的正确性和SOC的量产率,在IP核和SOC的设计与制造过程中必须多次测试芯片和电路。测试包括功能测试和结构测试,功能测试更多地用于设计验证,基于可测试性设计的测试属于结构测试。可测性设计是适应集成电路的发展所出现的一种技术,主要任务是对电路的结构进行调整,增加部分的电路,提高电路的可测性,即可控制性和可观察性。按测试结构分,目前比较成熟的可测试技术主要有内部扫描设计、内建自测试(BIST)、边界扫描设计等,不同类型的IP核会采用不同的可测试性设计和测试方法。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号