格雷码计数器的优化设计

摘要

阐述了使用格雷码在高速数字电路设计中的重要意义,并进行了格雷码计数器在应用中的低功耗分析。着重介绍了一种格雷码的计数器的优化设计,该设计利用了格雷码编码的特殊性质,通过一个辅助的D触发器配合n个计数触发器工作的方式,组成新型n位的格雷码计数器。最后,给出了该计数器核心部分的VHDL语言实现,可以进一步应用于FPGA设计和其它相关的分析工作。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号