一种基于ME算法的高速RS译码方案

摘要

Reed-Solomon码在数字通信系统中有着广泛的应用,用于降低数据在传输过程中的误码率。本文对RS译码器中求解关键方程的ME算法的VLSI结构进行了深入分析,提出了ME算法的流水线及最小化VLSI结构,以满足数据处理速率不断提高的需求。并利用该算法实现结构设计了一种低资源占用率的、低成本、高速RS译码器。逻辑综合及仿真结果表明,基于Altera公司Cyclone系列FPGA的RS(255,239)译码器,工作时钟高达204MHz,可满足数据速率1.632Gbits/s的编译码要求。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号