首页> 中文会议>2007年电工理论与新技术学术年会 >Johnson计数器的功耗分析与设计

Johnson计数器的功耗分析与设计

摘要

根据CMOS电路动态翻转功耗模型对Johnson计数器进行功耗分析,证明Johnson计数器比普通二进制计数器动态翻转功耗小,并且在Modelsim环境用Verilog语言对其设计和仿真,从而得出Johnson计数器的仿真波形图.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号