首页> 中文会议>全国第一届嵌入式技术联合学术会议 >基于SPARTAN3E-FPGA的多重数字时钟源的拓扑

基于SPARTAN3E-FPGA的多重数字时钟源的拓扑

摘要

提出了一种利用Xilinx-FPGA的内部资源DCM实现多重数字时钟源设计的有效方法。DCM亦称为数字时钟管理器,它作为一个IP核的嵌入式结构可在顶层电路中灵活的调用。有效利用这一资源即可实现数字时钟源的级链型树状拓扑,在很大程度上提升了数字系统的性能。通过在Xilinx-ISE环境下的仿真分析和在以实验对象XC3S100E芯片上获得最终硬件验证,证明其功能的正确性。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号