首页> 中文会议>全国第一届嵌入式技术联合学术会议 >如何在FPGA或ASIC设计中用TCL为HDL模型搭建自动验证平台

如何在FPGA或ASIC设计中用TCL为HDL模型搭建自动验证平台

摘要

随着芯片复杂程度的增加,快速搭建一个强大、高效、灵活、可扩展性好的验证平台是芯片设计成功的关键因素之一。介绍了一种基于文件的层次化验证平台,使用TCL(tool command language)脚本语言来构建,因此在方法学上有一定的通用性。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号