亚微米、深亚微米集成电路设计技术

机译：<！[CDATA [可扩展的 < MML：MROW> α -Power定律MOSFET模型，用于超深亚微米数字集成电路设计的表征]]]>

机译：评估优化亚阈值设计的途径：深亚微米和超深亚微米区域中的比例大块nMOSFET

机译：深亚微米技术中低功率VLSI电路的功率优化技术概述

机译：强大的多线程HDL / ESL仿真器，用于深亚微米集成电路设计

机译：深亚微米集成电路设计中的串扰噪声。

机译：基于晶体管关联技术的深亚微米EGFET用于化学传感

机译：用于VLSI应用的深亚微米技术中的漏电降低技术

机译：使用深亚微米超大规模集成（VLsI）技术的认知处理器设计的性能和功耗优化

机译：用于产生和维护用于深亚微米集成电路设计的电建模数据的方法和装置

机译：提取和存储用于深亚微米集成电路设计的连接性和几何数据的方法和装置

机译：具有原位硬掩模技术的深亚微米金属蚀刻技术以及使用该技术的半导体器件