首页> 中文会议>全国青年计算机工作者学术交流会 >高速流水线数组处理机EZ-AP的设计

高速流水线数组处理机EZ-AP的设计

摘要

介绍了应用大规模集成电路构成的高速流水线数组处理机EZ-AP的研制背景,以及设计指标、指令系统、体系结构等设计特点。该机主频15MC,字长32位,峰值速度可达30MFLOPS,由MECL10900和MECL10800等系列组件构成。虽主要用于大型数组数据的“乘加”处理,但由于其设计特点,它具有较好的通用性。(本刊录)

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号