首页> 中文会议>中国电子学会第二十四届信息论学术年会 >低时延极化码串行抵消译码器设计

低时延极化码串行抵消译码器设计

摘要

极化码(polar code)最近已经被确定为5G无线通信系统的信道编码方案之一,其具有出色的纠错性能并被数学严格证明是可以达到香农限的可构造性信道编码.虽然极化码的串行抵消(successive cancellation,SC)译码算法在对数域具有低硬件计算复杂度的特性,但是其天然的串行结构带来的高译码延迟特点一直是硬件译码器架构设计的瓶颈所在.本文针对这一问题,首先分析了SC译码过程,提出了一套普适的SC译码同步时序逻辑定律.在时序逻辑定律分析的指导下给出了两种低延迟的极化码串行抵消译码器硬件架构设计方案.相对于目前所知的低延迟超前计算译码器架构,所提出的译码器可以节省50%的译码延迟.并且本文还针对部分和反馈模块,提出了一种反馈式部分和单元,在付出一定数目选择器的前提下,相对于传统译码器,可以节省N倍的1位寄存器存储空间.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号