DDR3 WRITELEVELING软件实现方法研究

摘要

DDR3作为目前主流的存储器件,具有功耗低、速度快等优点.DDR3控制器通过WRITE LEVELING对DDR3写时序提供准确的延迟补偿,满足DDR3写时序的规范要求.本文提出一种两步走的WRITE LEVELING软件实现方法.首先调节CLK信号延时,再调节DQS信号的延时.该方法较传统方法有利于提高WRITE LEVELING软件实现方法的通用性.DDR3高频工作等具体应用中的问题采用本文提出的方法也得到很好的解决.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号