首页> 中文会议>第19届全国信息存储技术学术会议 >多核DSP系统的L2 Cache优化设计

多核DSP系统的L2 Cache优化设计

摘要

本文根据多核数字信号处理器(Multi-core DSP)片上存储器的特点,针对其二级缓存/静态随机存储器(L2Cache/SRAM)采用以下几种策略进行设计和改进:首先去除两级缓存之间的数据包含性,从而降低了二级缓存(L2Cache)替换造成的一级缓存(L1Cache)不命中;其次利用影子标签和特定的侦听模式在保证DMA传输过程中数据一致性的基础上有效减少了直接存储器存取(DMA)访问二级静态随机存储器(L2SRAM)时不必要的侦听操作;最后设计了邻近DSP核的数据体共用模式,提高了多核DSP存储系统的可配置性.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号