首页> 中文会议>2010年中国计算机大会 >基于FPGA的处理器多周期时分复用功能级模拟

基于FPGA的处理器多周期时分复用功能级模拟

摘要

随着处理器上集成的核的数量的增多,在开展体系结构研究时软件模拟的速度会大大降低。如果利用纯硬件进行仿真,虽然可以提高速度,但不易修改和调试。本文设计了一个基于FTGA的软硬件混合的多核处理器模拟器,其在FPGA上使用硬件对指令集中的常用指令进行模拟。通过FPGA片上软核以及PC主机对复杂指令以及存储和外设进行模拟以保证模拟器的灵活性。在具体实现中。以16段流水多周期时分复用的方式对MIPS Ⅱ指令集进行了模拟,实现了一个16核的多核处理器的功能模拟,并兼顾了性能与灵活性:一方面为兼容其他指令集以及从外部监控流水线准备了相应接口,包括将译码结果映射至内部操作码,以及引入了各类全局控制信号:另一方面使用7多种优化手段,使得系统在Altera的PCI Express Development Kit(Stratix ⅡGX Edition)开发板上的工作频率达到了200Mhz。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号