一款低开销重排序多核总线

摘要

本设计实现了一款多核DSP芯片中核内部高效通信的总线.该总线支持对读返回数据重排序,从而保证顺序的输出从设备返回的信息.同时结合对DSP内核通信特点的分析,优化了写数据确认的机制,使得核内主设备和从设备间的通信效率得到明显提高.对于一个原写数据所需时钟周期为t的通信总线,本设计将通信效率提高了t-1/t.最后本设计还对读返回数据的存储方式做出了改进从而节省了总线所需的寄存器数量,节省了芯片面积.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号