基于FPGA的卫星链路时延模拟器设计与实现

摘要

与传统地面链路相比,卫星链路具有链路时延长的特点,是影响空天地一体化网络性能的关键因素.因此,高逼真度卫星链路延时模拟器的设计与开发是一项重要而极具挑战性的研究课题.本文设计了一种基于FPGA的卫星链路延时模拟器,由报文判别、延时控制、输出轮询等模块构成,并以NetMagic实验平台为基础进行了设计实现,通过Spirent网络测试仪等仪器设备搭建了实验环境,验证了其功能的正确性.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号