片上信号完整性研究与测试

摘要

本文对片上信号完整性进行了分析,并提出了一种有效的信号完整性测试电路.该电路不需要特殊的测试仪器和测试流程,可以完全融合于芯片功能测试流程中.通过在测试芯片中流片验证,该电路工作良好.对该电路的测试结果显示,某代工工艺下,耦合电容会使信号延迟增加48%.对比发现,参考时序分析流程对信号完整性分析结果与流片数据有较大差异.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号