高速光互连误帧率测试电路的设计与实现

摘要

为实现光互连网络中链路级误帧率测试,本文设计了光互连芯片链路级误帧率测试电路,提出一种高速并行PRBS-31生成算法,采用多级并行LFSR构成PRBS发生器,最大限度地利用LFSR的反馈信号,获得了周期为231-1的512位高速并行PRBS序列,最终实现了链路级误帧率测试。特别地,在NC Verilog仿真环境中完成了误帧率测试功能的模拟与调试,并在Xilinx FPGA中实现了误帧率测试电路。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号