首页> 中文会议>第十四届全国容错计算学术会议 >基于存储级并行的同时多线程电压紧急容错技术

基于存储级并行的同时多线程电压紧急容错技术

摘要

时钟门控技术引起的电流波动以及供电网络上的寄生阻抗效应,共同形成感应噪声(dI/dt)并引起供电电压波动。供电电压波动过大可能引发时延故障并最终影响系统正确运行,这类电压波动被称为电压紧急。相比于单线程处理器,同时多线程处理器随着线程数的增多,其电压紧急呈现频度大和幅度高的特点。本文分析了同时多线程处理器中的电压紧急特性,并结合程序的存储级并行性,提出了一种线程调度策略以避免发生资源拥塞,从而减少电压紧急对系统性能的影响。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号