• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>14th IEEE Latin-American Test Workshop >ISA configurability of an FPGA test-processor used for board-level interconnection testing
【24h】

ISA configurability of an FPGA test-processor used for board-level interconnection testing

机译：用于板级互连测试的FPGA测试处理器的ISA可配置性

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper presents a study of FPGA test-processor configurability at the instruction set architecture (ISA) level used for board-level interconnection testing. The ISA configurability is used as adaptation mechanism to the test requirements, the FPGA properties, and the devices under test (DUTs). The aim is to show the advantages and limitations of processor configurability at this level, and demonstrate them in the FPGA based test system (FBTS) developed for board-level interconnection testing. The paper presents the test-processor's concept, adaptation aspects, and architecture, followed by experimental results performed with different processor configurations. Results show the advantages of having a configurable test-processor in terms of performance and FPGA resource utilization.
机译：本文对用于板级互连测试的指令集架构（ISA）级别的FPGA测试处理器可配置性进行了研究。 ISA可配置性用作适应测试要求，FPGA属性和被测设备（DUT）的机制。目的是在此级别上显示处理器可配置性的优点和局限性，并在为板级互连测试开发的基于FPGA的测试系统（FBTS）中展示它们。本文介绍了测试处理器的概念，适应性方面和体系结构，然后介绍了使用不同处理器配置执行的实验结果。结果表明，就性能和FPGA资源利用而言，具有可配置测试处理器的优势。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号