首页> 外文会议>2002 6th International Conference on Signal Processing Proceedings (ICSP'02) Vol.2; Aug 26-30, 2002; Beijing, China >A HIGH EFFECTIVE ALGORITHM OF 32-BIT MULTIPLY AND MAC INSTRUCTIONS′VLSI IMPLEMENTATION WITH 32x8 MULTIPLIER-ACCUMULATOR IN DSP APPLICATIONS

【24h】

A HIGH EFFECTIVE ALGORITHM OF 32-BIT MULTIPLY AND MAC INSTRUCTIONS′VLSI IMPLEMENTATION WITH 32x8 MULTIPLIER-ACCUMULATOR IN DSP APPLICATIONS

机译：DSP应用中32x8乘法累加器的32位乘法和MAC指令的VLSI实现的高效算法

获取原文

获取原文并翻译 | 示例

页面导航

著录项
相似文献
相关主题

著录项

来源
《2002 6th International Conference on Signal Processing Proceedings (ICSP'02) Vol.2; Aug 26-30, 2002; Beijing, China》|2002年|5-8|共4页
会议地点北京
作者

展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种 eng
中图分类
关键词

相似文献

外文文献
中文文献
专利

1. Algorithm for designing efficient VLSI concurrent add-multiply and add-multiply-add cells for DSP applications [J] . Poornaiah D.V. Electronics Letters . 2000,第5期

机译：设计适用于DSP应用的高效VLSI并行加乘和加乘加单元的算法
2. Efficient Implementation of 16-Bit Multiplier-Accumulator Using Radix-2 Modified Booth Algorithm and SPST Adder Using Verilog [J] . Addanki Purna Ramesh, A.V. N. Tilak, A.M.Prasad International Journal of VLSI Design & Communication Systems . 2012,第3期

机译：使用Radix-2修改的Booth算法和使用Verilog的SPST加法器有效实现16位乘法累加器
3. Small Constant Mean-Error Imprecise Adder/Multiplier for Efficient VLSI Implementation of MAC-Based Applications [J] . Javadi Mohammad Haji Seyed, Yalame Mohammad Hossein, Mahdiani Hamid Reza IEEE Transactions on Computers . 2020,第9期

机译：用于高效VLSI的基于基于MAC的应用程序的小常数平均误差不精确的加法器/乘数
4. A high effective algorithm of 32-bit multiply and MAC instructions' VLSI implementation with 32x8 multiplier-accumulator in DSP applications [C] . Tian Ze, Yu Dun-Shan, Qiu-Yu Lin International Conference on Signal Processing . 2002

机译：具有32×8乘法累加器的32位乘法和MAC指令的高效算法，DSP应用中的32x8乘法器实现
5. Study on DSP algorithm implementation techniques and memory access reduction for DSP algorithm implementation on Digital Signal Processor. [D] . Liu, Xiangyang. 2010

机译：研究DSP算法实现技术和数字信号处理器上DSP算法实现的内存访问减少。
6. Erratum to: Implantable neurotechnologies: bidirectional neuralinterfaces—applications and VLSI circuit implementations [O] . Elliot Greenwald, Matthew R. Masters, Nitish V. Thakor -1

机译：勘误至：植入式神经技术：双向神经接口—应用程序和VLSI电路实现
7. High Speed 32-bit Vedic Multiplier for DSP Applications [O] . Arunkumar P., Rahul Verma, Nishanth S. 2016

机译：用于DSP应用的高速32位Vedic乘法器

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号