• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>2010 27th International Conference on Microelectronics Proceedings >Design of low noise fractional-N frequency synthesizer using sigma-delta modulation technique
【24h】

Design of low noise fractional-N frequency synthesizer using sigma-delta modulation technique

机译：利用sigma-delta调制技术设计低噪声分数N频率合成器

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The fractional-N frequency synthesis technique provides agile switching in narrow channel spacing systems and alleviates phase-locked loop (PLL) design constraints for phase noise and reference spur. A sigma-delta modulator is represented in this work which reduces spur in output frequency spectrum of the fractional-N frequency synthesizers (FS). This technique also improves the performance of the frequency synthesizer. A fractional-N frequency synthesizer is designed by employing a third-order MASH modulator. A fourth order type II PLL with two out of band poles are used to suppress quantization noise of the modulator. The in-band phase noise of −95 dBc/Hz at 10-kHz offset with a spur of less than −96 dBc is achieved with a reference frequency of 8 MHz and a loop bandwidth of 40 kHz.
机译：小数N分频频率合成技术可在窄通道间隔系统中提供灵活的切换功能，并减轻了相位噪声和参考杂散的锁相环（PLL）设计约束。这项工作代表了一个sigma-delta调制器，它减少了分数N频率合成器（FS）的输出频谱中的杂散。该技术还提高了频率合成器的性能。通过采用三阶MASH调制器来设计分数N频率合成器。具有两个带外极点的四阶II型PLL用于抑制调制器的量化噪声。在参考频率为8 MHz且环路带宽为40 kHz的情况下，在10 kHz偏移下的杂散小于-96 dBc时，带内相位噪声为-95 dBc / Hz。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号