• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>2012 IEEE International Conference on Vehicular Electronics and Safety >A Lane Departure Warning System with FPGA modular design
【24h】

A Lane Departure Warning System with FPGA modular design

机译：具有FPGA模块化设计的车道偏离警告系统

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The visual based Lane Departure Warning System (LDWS) is one of the emerging systems for reducing traffic accidents. In this paper, we extend our peak-finding based lane detection algorithm and the spatiotemporal based dual warning mechanisms to an integrated H/S co-design system. The proposed digital hardware scheme was built by extracting the regular high-computation modules from the entire LDWS algorithm. An innovative buffering circuit design, the Vertical Shifter (VS), is presented to speed up the in-circuit communication time. The whole system has been developed in an FPGA platform embedded with Nios II processor. Generally, our integrated H/S LDWS is capable of more flexible control capability associated with novel hardware accelerator in a system on a programmable chip (SOPC).
机译：基于视觉的车道偏离警告系统（LDWS）是用于减少交通事故的新兴系统之一。在本文中，我们将基于峰值发现的车道检测算法和基于时空的双重警告机制扩展到集成的H / S协同设计系统。拟议的数字硬件方案是通过从整个LDWS算法中提取常规的高计算模块而构建的。提出了一种创新的缓冲电路设计，即垂直移位器（VS），以加快在线通信时间。整个系统是在装有Nios II处理器的FPGA平台中开发的。通常，我们的集成H / S LDWS具有与可编程芯片（SOPC）系统中的新型硬件加速器相关的更灵活的控制功能。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号