• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>2013 8th International Workshop on Reconfigurable and Communication-Centric Systems-on-Chip >Practical measurements of data path delays for IP authentication integrity verification
【24h】

Practical measurements of data path delays for IP authentication integrity verification

机译：实际测量数据路径延迟以进行IP身份验证和完整性验证

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper describes the results of the practical measurements done to determine the path delay associated with each bit of a hardware AES FPGA implementation using a clock glitch injection tool. We illustrate how the measured path delays can constitute a characteristic fingerprint of an Intellectuel Property (IP) and can be used to detect the insertion of hardware trojans. The influence of synthesis options and inter die variations on the measurements is also studied. Compared to trojan detection schemes based on path delay characterisations already proposed in the literature, our approach does not require any additional test circuit to be inserted in the IP. Moreover our results are based on practical measurements.
机译：本文介绍了使用时钟毛刺注入工具进行实际测量的结果，以确定与硬件AES FPGA实现的每个位相关的路径延迟。我们说明了测得的路径延迟如何构成智能特性（IP）的特征指纹，以及如何用于检测硬件木马的插入。还研究了合成选项和模间差异对测量的影响。与文献中已经提出的基于路径延迟特征的木马检测方案相比，我们的方法不需要在IP中插入任何其他测试电路。此外，我们的结果基于实际测量。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号