Chair for Highly-Parallel VLSI Systems and Neuro-Microelectronics, Technische Universität Dresden;
Chair for Highly-Parallel VLSI Systems and Neuro-Microelectronics, Technische Universität Dresden;
Chair for Highly-Parallel VLSI Systems and Neuro-Microelectronics, Technische Universität Dresden;
Chair for Highly-Parallel VLSI Systems and Neuro-Microelectronics, Technische Universität Dresden;
Chair for Highly-Parallel VLSI Systems and Neuro-Microelectronics, Technische Universität Dresden;
Racyics GmbH;
Racyics GmbH;
Field programmable gate arrays; Fabrics; Benchmark testing; Routing; Table lookup; Delays; Program processors;
机译:PEACH2:用于紧耦合加速器的基于FPGA的PCIe网络设备
机译:具有共享内存硬件加速器的紧密耦合多核群集的体系结构支持
机译:紧密结合逻辑最小化的高效FPGA技术映射
机译:22nm FDSOI技术中FPGA架构FPGA架构的探索
机译:基于FPGA的促进者的人工神经网络优化:低数字精度,稀疏性和进化算法的探索
机译:高效的BinDCT硬件架构探索和FPGA实现
机译:软处理器覆盖,具有紧密耦合的FpGa加速器