• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>2017 International Conference on Inventive Computing and Informatics >Irreversible logic based 2:4 decoder
【24h】

Irreversible logic based 2:4 decoder

机译：基于不可逆逻辑的2：4解码器

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Reversible logic has presented with great significance in the recent years because of its characteristics of reduction in power dissipation. Applications of reversible logic circuits lies in the area of Low power CMOS, quantum computing, nanotechnology, DNA computing etc. Wide range of researchers are currently works on sequential and combinational circuits with the help of reversible logic. Decoders are one of the most significant circuits which are used in combinational logic. Various approaches have been proposed for their design. In this article, we have proposed a design of 2:4 decoder. These proposed circuits will be implemented with the help of CMOS BSIM4 model. Proposed design will be efficient in terms of constant inputs, garbage outputs, quantum cost. The reversible logic based design will be implemented and simulated using tanner EDA tool. Performance analysis of the design will be done considering various parameters.
机译：近年来，由于可逆逻辑具有降低功耗的特性，因此具有重要意义。可逆逻辑电路的应用领域涉及低功耗CMOS，量子计算，纳米技术，DNA计算等领域。目前，在可逆逻辑的帮助下，大量研究人员正在研究顺序电路和组合电路。解码器是用于组合逻辑的最重要的电路之一。已经提出了各种设计方法。在本文中，我们提出了一种2：4解码器的设计。这些建议的电路将在CMOS BSIM4模型的帮助下实现。拟议的设计将在不变的投入，无用的产出，量子成本方面提高效率。基于可逆逻辑的设计将使用tanner EDA工具进行实施和仿真。设计的性能分析将在考虑各种参数的情况下进行。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号