• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>2019 56th ACM/IEEE Design Automation Conference >Graph-Morphing: Exploiting Hidden Parallelism of Non-Stencil Computation in High-Level Synthesis
【24h】

Graph-Morphing: Exploiting Hidden Parallelism of Non-Stencil Computation in High-Level Synthesis

机译：图变形：在高级综合中利用非模板计算的隐藏并行性

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Non-stencil kernels with irregular memory access patterns pose unique challenges to achieving high computing performance and hardware efficiency in FPGA high-level synthesis. We present a highly versatile and systematic approach, termed as Graph-Morphing, to constructing a reconfigurable computing engine specifically optimized to perform non-stencil kernel computing. Graph-Morphing achieves significant performance improvement by fragmenting operations across loop iterations and subsequently rescheduling computation and data to maximize overall performance. In experiments, Graph-Morphing achieves 2–13 times performance improvement albeit with significantly more hardware usage. For accelerating non-stencil kernel computing, Graph-Morphing proposes a new research direction.
机译：具有不规则存储器访问模式的非模板内核对在FPGA高级综合中实现较高的计算性能和硬件效率提出了独特的挑战。我们提出了一种称为Graph-Morphing的高度通用和系统的方法，以构建专门针对执行非模板内核计算而优化的可重配置计算引擎。 Graph-Morphing通过分段遍历循环迭代的操作并随后重新计划计算和数据以最大程度地提高整体性能，从而显着提高了性能。在实验中，尽管硬件使用量大大增加，但Graph-Morphing的性能却提高了2-13倍。为了加速非模板内核计算，Graph-Morphing提出了新的研究方向。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号