VHDL Algorithm of A (255,223) RS Encoder

机译：A（255,223）RS编码器的VHDL算法

获取原文

获取原文并翻译 | 示例

页面导航

摘要
著录项
相似文献
相关主题

摘要

Accuracy of transferred information in some communication system is very critical. To get low error code rate, transferred codes must be encoded by some error correction methods such as error correction and resend, Forward Error Correction(FEC), feedback and verifying. But Forward Error Correction(FEC) that can lower the probability of error and increase transmission distance is widely used. Reed-Solomon(RS) code is a block FEC that can correct multiple errors, specially correcting bursting errors. RS code has been used in many fields, such as wireless communication and satellite communication system. This paper presents two kinds of optimizing VHDL algorithm of military RS(255, 223) encoder, then VHDL program are downloaded into a FPGA chip to verify the designed algorithm. At last its function and performance are evaluated in a device of military satellite data transmission.

机译：在某些通信系统中，传输信息的准确性非常关键。为了获得较低的错误代码率，必须使用某些错误纠正方法对传输的代码进行编码，例如错误纠正和重新发送，前向错误纠正（FEC），反馈和验证。但是前向纠错（FEC）技术可以降低错误发生的可能性并增加传输距离。 Reed-Solomon（RS）代码是一种块式FEC，可以纠正多种错误，特别是纠正突发错误。 RS码已经在许多领域中使用，例如无线通信和卫星通信系统。介绍了两种军用RS（255，223）编码器的优化VHDL算法，然后将VHDL程序下载到FPGA芯片中以验证所设计的算法。最后，在军事卫星数据传输设备中评估其功能和性能。

著录项

来源
《5th International Symposium on Test and Measurement (ISTM/2003) Vol.6 Jun 1-5, 2003 Shenzhen, China》|2003年|p.4947-4950|共4页
会议地点 Shenzhen(CN);Shenzhen(CN)
作者
Yunhui Liu; Yuhang Yang;
展开▼
作者单位

Great Wall Lab. of Modern Communication Institute, Shanghai Jiaotong University, Huashan Road 1954 Shanghai., 200030, P.R. China;

展开▼
会议组织
原文格式 PDF
正文语种 eng
中图分类一般工业技术;
关键词
reed-solomon code; VHDL; algorithm; FPGA;

机译：里德所罗门码; VHDL;算法; FPGA;

相似文献

外文文献
中文文献
专利

1. Image Compression Algorithms Using VHDL Techniques [J] . Meera Negi, Ruchi Sharma International Journal of Engineering Research and Applications . 2017,第11期

机译：使用VHDL技术的图像压缩算法
2. A CAD system for the construction and VLSI implementation of Cellular Automata algorithms using VHDL [J] . G.Ch. Sirakoulis, I. Karafyllidis, A. Thanailakis Microprocessors and microsystems . 2003,第8期

机译：一个使用VHDL构建和自动执行元胞自动机算法的CAD系统
3. Execution of VHDL Models Using Parallel DiscreteEvent Simulation Algorithms [J] . Peter J.Ashenden, HenryDetmold, Wayne S.McKeen VLSI Design . 1994,第1期

机译：使用并行DiscreteEvent模拟算法执行VHDL模型
4. VHDL Algorithm of A (255,223) RS Encoder [C] . Yunhui Liu, Yuhang Yang International symposium on test and measurement . 2003

机译：VHDL算法（255,223）RS编码器
5. A VHDL code generator for Reed-Solomon encoders and decoders. [D] . Glavac, Vladimir. 2003

机译：用于Reed-Solomon编码器和解码器的VHDL代码生成器。
6. VHDL Descriptions for the FPGA Implementation of PWL-Function-Based Multi-Scroll Chaotic Oscillators [O] . Esteban Tlelo-Cuautle, Antonio de Jesus Quintas-Valles, Luis Gerardo de la Fraga, 2011

机译：基于PWL功能的多涡旋混沌振荡器的FPGA实现的VHDL描述
7. FPGA-Based BASK and BPSK Modulators Using VHDL: Design, Applications and Performance Comparison for Different Modulator Algorithms [O] . Mehmet Sonmez, Ayhan Akbal 2013

机译：使用VHDL的基于FPGA的BASK和BPSK调制器：不同调制器算法的设计，应用和性能比较
8. VLSI single-chip (255,223) Reed-Solomon encoder with interleaver [R] . 1990

机译：具有交织器的VLsI单芯片（255,223）Reed-solomon编码器

VHDL Algorithm of A (255,223) RS Encoder

摘要

著录项

相似文献

相关主题

期刊订阅