机译:具有Chebyshev迭代的低运算量,高并行度的大规模VLSI体系结构MIMO系统检测方法
机译:基于HMM的识别系统基于存储的块并行处理的输出概率计算的VLSI架构
机译:基于HMM的识别系统基于商店的块并行处理的输出概率计算的VLSI架构
机译:基于结构识别的OCR系统及其并行VLSI架构
机译:用于多Gbps MIMO通信系统的并行VLSI架构
机译:一种基于峰搜索特征提取的低成本VLSI峰值分类
机译:用于多Gbps MIMO通信系统的并行VLSI架构
机译:并行VLsI架构仿真和apsa / mpp的组织