School of Electrical Electronic Engineering, Universiti Sains Malaysia, Perak Branch Campus, 31750 Tronoh, Perak, Malaysia;
mixed-signal integrated circuits; transceiver; high-speed interface; data communication; pure CMOS; low power; output driver;
机译:高速,固定延迟串行收发器的设计和FPGA实现
机译:基于驾驶员的串行数据链路收发器设计的波组合的多标准应用
机译:采用多音单边带信令方案的串行数据收发器体系结构设计与建模
机译:设计高速,高性能,串行总线数据收发器
机译:在混合 - 签名系统中测试高速串行--Link收发器
机译:数据速率高达50 Gb / s的高速VCSEL的设计建模和制造
机译:串行接口高速收发器时钟和数据恢复系统的行为模型设计