A High Performance Parallel Architecture of H.264 Intra Prediction for Motion Estimation

机译：用于运动估计的H.264帧内预测的高性能并行体系结构

获取原文

获取原文并翻译 | 示例

页面导航

摘要
著录项
相似文献
相关主题

摘要

This paper presents an efficient VLSI architecture for the intra prediction of the H.264 video compression standard. To address the computational complexity issue, we propose a dedicated processor that can compute multiple intra prediction modes in parallel. The proposed architecture accelerates the intra coding process. It can support large video format at high frame rate in real-time.

机译：本文提出了一种有效的VLSI架构，用于H.264视频压缩标准的帧内预测。为了解决计算复杂性问题，我们提出了一种专用处理器，可以并行计算多个帧内预测模式。所提出的体系结构加速了帧内编码过程。它可以实时支持高帧率的大视频格式。

著录项

来源
《Conference on Real-Time Image Processing; 20080128-29; San Jose,CA(US)》|2008年|P.ix|共2页
会议地点 San JoseCA(US)
作者
Philip Dang;
展开▼
作者单位

STMicroelectronics Inc., 4690 Executive Drive, San Diego, CA, USA 92121;

展开▼
会议组织
原文格式 PDF
正文语种 eng
中图分类信息处理（信息加工）;
关键词
H.264; video compression; intra prediction; motion compensation; VLSI architecture;

机译：H.264;视频压缩;帧内预测;运动补偿; VLSI架构;

相似文献

外文文献
中文文献
专利

1. A Memory-Efficient and Highly Parallel Architecture for Variable Block Size Integer Motion Estimation in H.264/AVC [J] . Kao C.-Y., Lin Y.-L. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2010,第6期

机译：H.264 / AVC中可变块大小整数运动估计的内存高效且高度并行的体系结构
2. Parallel Improved HDTV720p Targeted Propagate Partial SAD Architecture for Variable Block Size Motion Estimation in H.264/AVC [J] . Yiqing HUANG, Zhenyu LIU, Yang SONG, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences . 2008,第4期

机译：用于H.264 / AVC中可变块大小运动估计的并行改进的HDTV720p定向传播部分SAD架构
3. 261 MHz Parallel Tree Architecture for Full Search Variable Block Size Motion Estimation in H.264/AVC [J] . Zhenyu Liu, Yang Song, Takeshi Ikenaga, 電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices . 2006,第570期

机译：261 MHz并行树体系结构，用于H.264 / AVC中的全搜索可变块大小运动估计
4. A High Performance Parallel Architecture of H.264 Intra Prediction for Motion Estimation [C] . Philip Dang Conference on Real-Time Image Processing . 2008

机译：H.264 H.264帧内运动估计的高性能并行架构
5. Algorithm development and hardware architecture for fast motion estimation in H.264/4VC. [D] . Ndili, Obianuju. 2011

机译：H.264 / 4VC中用于快速运动估计的算法开发和硬件体系结构。
6. A High Parallelism Hardware Architecture Design of the H.264/AVC Integer Motion Estimation for Applications in Real-time DTTV Transmissions [O] . Lunarejo José Luis Santos, Cárdenas Carlos Silva 2014

机译：H.264 / AVC整数运动估计的高并行硬件架构设计，用于实时DTTV传输

A High Performance Parallel Architecture of H.264 Intra Prediction for Motion Estimation

摘要

著录项

相似文献

相关主题

期刊订阅