首页> 外文会议>Eighth European Solid-State Circuits Conference (ESSCIRC '82) >Design Constraints for NMOS VLSIs Due to Substrate Current
【24h】

Design Constraints for NMOS VLSIs Due to Substrate Current

机译:衬底电流对NMOS VLSI的设计约束

获取原文
获取原文并翻译 | 示例

摘要

Channel carriers in MOSFETs accelerated by high drain fields can generate electron hole pairs which are detected by measuring the substrate current. In switching operation the maximum substrate current only flows during a short time. Results of static and dynamic measurements and a model for circuit simulators (e.g. SPICE) are presented.
机译:通过高漏磁场加速的MOSFET中的沟道载流子可以产生电子空穴对,这些电子空穴对可以通过测量衬底电流来检测。在开关操作中,最大基板电流仅在短时间内流动。给出了静态和动态测量的结果以及电路仿真器(例如SPICE)的模型。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号