Techn. Universität München, W. Germany;
机译:在故障概率约束下使用数据压缩的VLSI系统设计中的容错-概述和当前状态
机译:纳米级VLSI电路的超低功耗PMOS和NMOS设计
机译:纳米级VLSI电路的超低功耗PMOS和NMOS设计
机译:基板电流的建模和VLSI设计约束
机译:VLSI设计的方法和基于约束的布局语言(分层设计)
机译:可信虚拟传感器的VLSI设计
机译:用于纳米尺度VLSI电路的超低功耗PMOS和NMOS的设计