Low-Voltage Limitations of Nano-Scale CMOS LSIs: Current Status and Future Trends

著录项

• 来源
  《Electron Devices and Solid- State Circuits, 2007 IEEE Conference on》|2007年|P.83-86|共4页
• 会议地点 TainanTaiwan
• 作者

  Itoh; K.; Takemura; R.;

  展开▼
• 作者单位

  展开▼
• 会议组织
• 原文格式 PDF
• 正文语种
• 中图分类
• 关键词

  CMOS logic circuits; CMOS memory circuits; DRAM chips; MOSFET; SRAM chips; electric potential; large scale integration; low-power electronics; nanoelectronics; DRAM sense amplifiers; FD-SOI; MOSFET threshold voltage variation reduction; SRAM cells; high-k metal gates;

  机译：CMOS逻辑电路； CMOS存储电路； DRAM芯片； MOSFET; SRAM芯片；电位;大规模整合；低功耗电子产品；纳米电子学DRAM读出放大器； FD-SOI； MOSFET阈值电压变化减小； SRAM单元高k金属门;