Siemens Integrated Circuit Division;
机译:使用全电流模式CMOS电路实现多值逻辑门
机译:使用通用基本阵列设计的具有模拟/数字宏的1.5μmCMOS门阵列
机译:用于低功耗的65 nm CMOS技术中使用数据感知(DA)SRAM单元实现存储阵列的外围电路设计
机译:在Cmos Sog门阵列上实现为标准宏的240MHz锁相环电路
机译:使用DC-DC转换器的亚微米CMOS可编程模拟浮栅电路和阵列。
机译:通过分解差分放大器实现具有密度可缩放的有源读出像素的4.8μVrms噪声CMOS微电极阵列
机译:相控阵天线用八倍频和多倍频带宽实现CMOS RF电路
机译:数字锁相环CmOs通用阵列的设计。