Dept. Computer Architecture, Universidad Complutense de Madrid. 28040 Madrid (Spain);
Dept. Electronics and Computer Technology, University of Granada, 18071 Granada (Spain);
Dept. Architecture and and Computer Technology, University of Granada, 18071 Gran;
FPGAs; handel-c; digital signal processing; real-time systems; optical flow; bioinspired systems;
机译:自适应多核DSP架构的硬件/软件协同可重新配置指令解码器
机译:可重新配置DSP硬件的中粒单元
机译:可重新配置DSP硬件的中粒单元
机译:DSP结构在可重新配置硬件上的运动计算
机译:用于动态估计和补偿移动设备中绝对和相对增益/相位变化的信号处理技术和DSP硬件结构。
机译:可重构数字神经形态硬件的高效突触存储器结构
机译:使用粗粒度可重配置硬件在处理器系统上映射DSP应用
机译:计算电磁学研究与教育的并行硬件基础设施