• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>IMAPS 2008 - 41st international symposium on microelectronics: bringing together the entire microelectronics supply chain >Hybrid CSP Package: Challenges and Solutions in Design and Manufacturing
【24h】

Hybrid CSP Package: Challenges and Solutions in Design and Manufacturing

机译：混合CSP软件包：设计和制造中的挑战和解决方案

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The introduction of CSP hybrid package, where a wire bond die is stacked on a flip chip die, enabled the industry to integrate memory and ASICs in a smaller form and fit package compared to other 3D packages like stacked wire bond package or package-on-package. However, the process of making such a structure using conventional design rules and conventional processes like underfill (UF) and transfer mold limits the application to less complicated circuit interconnection with fewer I/Os, thus making it less appealing to the industry. This paper will discuss the challenges in making a high density Hybrid package and eventually the solution starting from design, such as substrate routing and bump design, to the assembly processes with detailed qualification and reliability test result.
机译：CSP混合封装的引入（其中将引线键合管芯堆叠在倒装芯片管芯上）使得该行业能够以比其他3D封装（例如堆叠的引线键合封装或片上封装）更小的形式集成存储器和ASIC，并适合封装。包。但是，使用常规设计规则以及诸如底部填充（UF）和传递模具之类的常规过程来制造这种结构的过程将应用程序限制在具有较少I / O的较不复杂的电路互连上，从而使其对工业的吸引力下降。本文将讨论制造高密度混合封装的挑战，以及最终的解决方案，从设计（例如基板布线和凸点设计）到组装过程，再提供详细的鉴定和可靠性测试结果。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号