首页> 外文会议>電子情報通信学会;電子情報通信学会総合大会 >仮想プロトタイピング(VP)向けH/Wモデリング方式の検討
【24h】

仮想プロトタイピング(VP)向けH/Wモデリング方式の検討

机译:虚拟样机的硬件建模方法研究

获取原文

摘要

複雑化する組込みシステム開発において,実機レスでのS/W 開発やシステム全体の性能評価が可能な仮想プロトタイピング(Virtual Prototyping:VP)の活用が進んでいる.市販のVP 開発ツール[1]は,汎用部品(CPU やメモリ等)のライブラリを活用して,容易に環境を構築することができる.しかし,FPGA 等のカスタムH/W は,モデルを一から作成する必要がある.本稿では,VP 向けカスタムH/Wモデル作成の効率化手法を提案する.
机译:在复杂的嵌入式系统的开发中,正在使用虚拟原型(VP),该虚拟原型可以在不进行实际机器和整个系统性能评估的情况下进行S / W开发。市售的VP开发工具[1]可以通过利用通用组件(CPU,内存等)库轻松构建环境。但是,对于定制的硬件(如FPGA),必须从头开始创建模型。在本文中,我们提出了一种有效的方法来创建VP的自定义硬件模型。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号