MNIT Jaipur Rajasthan 302017 India;
Hardware design languages; Monitoring; Clocks; Task analysis; Solid modeling; Conferences; Design automation;
机译:具有块结构的工程系统的布局设计自动化。 i用于布局设计自动化的程序系统CAD包装
机译:加速基于Verilog UVM的系统VIP,以改进使用硬件模拟器验证图像信号处理设计的方法
机译:船舶自动化系统的设计,验证和验证移动机动仿真系统
机译:MDAB:模块设计自动化块,用于使用System Verilog TestBench进行验证
机译:用于制造可靠,双面冷却,高温烧结银相互连接的电源模块的机械兼容界面的设计,分析和实验验证
机译:使用受信任的平台模块的自动化和SCADA系统的加密注意事项
机译:混合信号发生器模块:MATLAB和VERILOG硬件描述语言的设计和验证