• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>International Conference on Embedded Software and Systems(ICESS 2005); 20051216-18; Xi'an(CN) >Dynamic Co-allocation of Level One Caches
【24h】

Dynamic Co-allocation of Level One Caches

机译：一级缓存的动态共分配

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The effectiveness of level one (L1) caches is of great importance to the processor performance. We have observed that programs exhibit varying demands in the L1 instruction cache (I-cache) and data cache (D-cache) during execution, and such demands are notably different across programs. We propose to co-allocate the cache ways between the I- and D-cache in responses to the program's need on-the-fly. Resources are re-allocated based on the potential performance benefit. Using this scheme, a 32KB co-allocation L1 can gain 10% performance improvement on average, which is comparable to a 64KB traditional L1.
机译：一级（L1）缓存的有效性对于处理器性能非常重要。我们已经观察到，在执行过程中，程序在L1指令高速缓存（I高速缓存）和数据高速缓存（D高速缓存）中表现出不同的需求，并且这些需求在程序之间明显不同。我们建议在I和D缓存之间共同分配缓存方式，以响应程序的即时需求。资源会根据潜在的性能收益进行重新分配。使用此方案，一个32KB的共同分配L1可以平均提高10％的性能，这与64KB的传统L1相当。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号