• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议> >Design and Synthesis of a Carry-Free Signed-Digit Decimal Adder
【24h】

Design and Synthesis of a Carry-Free Signed-Digit Decimal Adder

机译：无进位符号数字十进制加法器的设计与合成

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The decimal arithmetic has been receiving an increased attention because of the growth of financial and scientific applications requiring high precision and increased computing power. This paper presents an efficient architecture for multi-digit decimal addition based on carry-free signed-digit numbers. In this study, the decimal adder architecture has been designed and synthesized using the TSMC 0.18mu technology. The synthesis results were compared to the existing decimal adders with respect to design area, delay and power consumption. These results show that proposed adder architecture improves the area-delay factor by 3 for a 32 digit adder.
机译：由于需要高精度和增强计算能力的金融和科学应用的增长，十进制算术已受到越来越多的关注。本文提出了一种有效的体系结构，用于基于无进位带符号数字的多位数十进制加法。在这项研究中，十进制加法器体系结构已使用TSMC 0.18mu技术进行了设计和综合。在设计面积，延迟和功耗方面，将合成结果与现有的十进制加法器进行了比较。这些结果表明，对于32位加法器，建议的加法器体系结构将面积延迟因子提高了3。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号