• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议> >Trade-off between latch and flop for min-period sequential circuit designs with crosstalk
【24h】

Trade-off between latch and flop for min-period sequential circuit designs with crosstalk

机译：在具有串扰的最小周期时序电路设计中，在锁存器和触发器之间进行权衡

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Latches are extensively used in high-performance sequential circuit designs to achieve high frequencies because of their good performance and time borrowing feature. However, the amount of timing uncertainty due to crosstalk accumulated through latches could be larger than the benefit gained by time borrowing. In this paper, we show that the trade-off between a latch and a flop can be leveraged in a sequential circuit design with crosstalk, so that the clock period is minimized by selecting a configuration of mixed latches and flops. A circular time representation is proposed to make coupling detection easier and more efficient. Experiments on our heuristic algorithm for finding an optimal configuration of mixed latches and flops showed promising results.
机译：锁存器由于其良好的性能和时间借用特性而广泛用于高性能时序电路设计中，以实现高频。但是，由于通过锁存器积累的串扰而导致的时序不确定性可能大于借用时间所获得的收益。在本文中，我们表明，在具有串扰的时序电路设计中，可以利用锁存器和触发器之间的折衷，从而通过选择混合锁存器和触发器的配置来最小化时钟周期。提出了一种循环时间表示法，以使耦合检测更容易，更有效。对我们的启发式算法进行实验以发现混合锁存器和触发器的最佳配置显示出令人鼓舞的结果。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号