Power Efficient GALS Pipelined MAC Unit for FFT with Complex Numbers

机译：功率高效的GALS流水线MAC单位用于FFT，具有复数

获取原文

页面导航

摘要
著录项
相似文献
相关主题

摘要

In this paper, we propose globally asynchronous locally synchronous (GALS) pipelined MAC using Baugh Wooley multiplier with complex numbers for FFT applications. The primary objective of the design is on low power implementation of MAC unit. Fully synchronous and GALS pipelined MAC unit are implemented using same FPGA and logic cells for fair comparison of results. Fully synchronous MAC unit dissipates 1.235 times more power as compared to GALS MAC unit. Power efficiency is achieved because of fine partitioning of global clock that reduces global clock rate.

机译：在本文中，我们提出了使用Baugh Wohey乘法器的全局异步局部同步（GALS）流水线MAC，具有复杂的FFT应用。设计的主要目标是MAC单元的低功耗实现。使用相同的FPGA和逻辑单元来实现完全同步和GALS流水线MAC单元，以便对结果进行公平比较。与GALS MAC单元相比，完全同步MAC单元耗散1.235倍的功率。由于全局时钟的精细分区来实现功率效率，这降低了全局时钟速率。

著录项

来源
《International Conference on Signal Processing, Communication, Power and Embedded System》|2016年|657-1422p|共4页
会议地点
作者
Gouri Wazurkar; S. L. Badjate;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类 TN91-53;
关键词
Low power; GALS; Complex Number; Pipelined; MAC unit;

机译：低功率;GALS;复数;流水线;MAC单位;

相似文献

外文文献
中文文献
专利

1. Design of Pipeline Based Low Power and Area efficient FFT for MIMO-OFDM System [J] . C.Lakshmi, P.Jesu Jayarin International Journal of Engineering Trends and Technology . 2020,第9期

机译：基于管道的低功耗和区域高效FFT设计MIMO-OFDM系统
2. Design of Area- and Power-Efficient Pipeline FFT Processors for 8x8 MIMO-OFDM Systems [J] . Shingo YOSHIZAWA, Yoshikazu MIYANAGA IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences . 2012,第2期

机译：用于8x8 MIMO-OFDM系统的面积和功率高效管道FFT处理器的设计
3. Design of area and power efficient Radix-4 DIT FFT butterfly unit using floating point fused arithmetic [J] . Prabhu E, Mangalam H, Karthick S 中南大学学报（英文版） . 2016,第007期

机译：使用浮点融合算法设计面积和功率高效的Radix-4 DIT FFT蝴蝶单元
4. Power efficient GALS pipelined MAC unit for FFT with complex numbers [C] . Gouri Wazurkar Morankar, S. L. Badjate International Conference on Signal Processing, Communication, Power and Embedded System . 2016

机译：高效的GALS流水线MAC单元，用于复数FFT
5. Pipeline FFT architecture implementation using Verilog HDL. [D] . Murukutla, Bhavishya. 2013

机译：使用Verilog HDL的管道FFT架构实现。
6. Rapid prefractionation of complex protein lysates with centrifugal membrane adsorber units improves the resolving power of 2D-PAGE-based proteome analysis [O] . Mary Kathryn Doud, Michael W Schmidt, David Hines, 2004

机译：带有离心膜吸附器单元的复杂蛋白质裂解物的快速预分离提高了基于2D-PAGE的蛋白质组分析的分辨能力
7. Efficient multiplier-less VLSI architectures for folded pipelined complex FFT core [O] . Das Ansuman DiptiSankar 2013

机译：适用于折叠流水线复杂FFT内核的高效无乘法器VLSI架构

Power Efficient GALS Pipelined MAC Unit for FFT with Complex Numbers

摘要

著录项

相似文献

相关主题

期刊订阅