code-synthesis; formal verification; hierarchical scheduling; modelling; real-time systems;
机译:固定优先级抢先式和非抢先式调度的线性时间可调度性测试的精确加速因子
机译:ARINC 653层次抢占调度的建模与验证
机译:使用进位限制的非抢先固定优先级多处理器调度的改进可调度性分析
机译:双层分层固定优先级抢占调度的建模,验证和综合
机译:迟缓相关目标的单机抢购调度:确切的方法和启发式
机译:使用同步综合从非抢占式调度到抢占式调度
机译:固定优先抢占式和非抢占式调度的线性时间可调度性测试的精确加速因子
机译:DEpsCOR:aRL智能控制架构研究:基于分层混合模型的自主水下航行器任务控制设计,验证,仿真和综合