机译:EECache:芯片多处理器中节能最后一级缓存的体系结构设计的综合研究
机译:通过策划的最后级别缓存和DRAM调度来收集行缓冲区命中,用于异构多核系统
机译:大数据存储的DRAM / PCM混合内存共享末级缓存中的动态自适应替换策略
机译:探索末级缓存以降低DDR3 DRAM能耗的案例研究
机译:具有非常规行缓冲区大小的节能DRAM缓存的研究和分析。
机译:用于低延迟和低功耗3D堆叠DRAM的DRAM中缓存管理
机译:用于在水平分区的高速缓存体系结构中减少能耗的在环编译器设计空间探索框架