• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>IEEE International Conference on ASIC >A configurable SoC design for information security
【24h】

A configurable SoC design for information security

机译：用于信息安全的可配置SoC设计

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper introduces a new SoC platform mainly integrated with AXI bus, OR1200, ROM, SRAM, 1Mb RRAM, UART and an 80,000-gate FPGA. OR1200 is the only master, and the others are slaves. The SoC boots from ROM, and then program to be run is sent to SRAM from PC by UART, and run by the processor OR1200. The custom RRAM, known as a potential ram, can store encryption/decryption algorithms and keys. The small FPGA can be configured to implement the algorithms partially, cooperating with the processor. We run the AES-128 algorithm (including encryption and decryption) on the SoC system. With the uart tool on PC, we can verify the results correctly. The total area of the configurable SoC is 10×5 mm2 with SMIC 0.13um CMOS technology.
机译：本文介绍了一个新的SoC平台，该平台主要与AXI总线，OR1200，ROM，SRAM，1Mb RRAM，UART和一个80,000门FPGA集成在一起。 OR1200是唯一的主机，其他主机是从机。 SoC从ROM引导，然后要运行的程序通过UART从PC发送到SRAM，然后由处理器OR1200运行。定制的RRAM被称为潜在内存，可以存储加密/解密算法和密钥。小型FPGA可以配置为与处理器配合部分实现算法。我们在SoC系统上运行AES-128算法（包括加密和解密）。使用PC上的uart工具，我们可以正确验证结果。采用SMIC 0.13um CMOS技术的可配置SoC的总面积为10×5 mm2。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号