• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>IEEE International Conference on ASIC >Design and testing of CMOS compatible EEPROM
【24h】

Design and testing of CMOS compatible EEPROM

机译：CMOS兼容EEPROM的设计和测试

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

A single-poly CMOS compatible Electrically Erasable Programmable Read-Only Memory (EEPROM) is presented in this paper. The difference between the traditional structure and the proposed structure is that the capacitance between control gate and floating gate, and the capacitance between floating gate and channel are fabricated on the same layer. This approach makes EEPROM and periphery circuits can be fabricated in the standard CMOS technology, so development cost is greatly reduced. An 8 byte × 8 bits EEPROM array including readout circuit and charge pump circuit is implemented in TSMC 0.35μm CMOS technology in this paper. Meanwhile, pre-charge scheme is used in the readout circuit.
机译：本文介绍了一种单片CMOS兼容的电可擦可编程只读存储器（EEPROM）。传统结构与提出的结构之间的区别在于，控制栅和浮栅之间的电容以及浮栅和沟道之间的电容是在同一层上制造的。这种方法使得EEPROM和外围电路可以采用标准CMOS技术制造，因此大大降低了开发成本。本文采用台积电0.35μmCMOS技术实现了包括读出电路和电荷泵电路的8字节×8位EEPROM阵列。同时，在读出电路中使用预充电方案。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号