首页> 外文会议>International Conference on Microelectronics >A scalable multi-pipeline JPEG encoding architecture
【24h】

A scalable multi-pipeline JPEG encoding architecture

机译:可扩展的多管道JPEG编码架构

获取原文

摘要

This paper proposes a scalable multi-pipeline JPEG encoding architecture. The encoder described in RTL level can be flexibly customized in performance, occupied resource and power consumption. According to the simulation and FPGA verification, when scaled to 2 pipelines, the encoder is capable of encoding 1920×1080 size RGB image with 47.51 frames per second.
机译:本文提出了一种可扩展的多管道JPEG编码体系结构。 RTL级描述的编码器可以在性能,占用资源和功耗方面灵活定制。根据仿真和FPGA验证,当缩放到2条流水线时,编码器能够以每秒47.51帧的速度编码1920×1080大小的RGB图像。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号