【24h】

Parallel reduction of RLC-circuits

机译:并行减少RLC电路

获取原文

摘要

In this paper a parallel implementation of the RLC-circuit dimensions reduction algorithm based on the Y-Δ transformation is considered. The algorithm in question is based on the modified Sangiovanni-Vincentelli cluster algorithm. Simulation results are given, which prove efficiency of the proposed solution.
机译:本文考虑了基于Y-Δ变换的RLC电路尺寸缩减算法的并行实现。所讨论的算法基于改进的Sangiovanni-Vincentelli聚类算法。仿真结果证明了所提方案的有效性。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号